环卫扫路车喷水系统的智能控制方案设计.pdf

2(013年1月15日现代电子技术Jan.2013第36巻第2期Modcrn Eicctronics TcchniqucVol36 No.2基于PI控制的全数字锁相环设计蒋小军,单长虹,原华,盛臻(南华大学电气工程学院,湖南衡阳421001摘要:针对以往全数字锁相环研究中所存在电路結构复杂、设计难度较大和系统性能欠佳等问题,提出了一种实现全数字锁相环的新方法。该锁相环以敬字比例积分控制的设计结构取代了传统的一些数字环路滤波控制方法。应用EDA技术完成系统设计,并进行计算机仿真。仿真結果表明:在一定的领率范固内,该锁相环锁定时间最长小于15个输入信号周期,相位抖动小于输出信号周期的5%,且具有电路结构简单、环路性能好和易于集成的特点关键词:比列积分控制;全数字锁相环;超高速集成电路硬件描述语言;现场可編程门阵列中图分类号:TN402-34文献标识码:文章编号:1004-373X(2013)02-0141-03Design of all digital phase-locked loop based on PI controlJIANG Xiao-jun, SLIAN Chang-hong, YUAN Ilua, SIICNG, ZhenCollege of Nlerlriral Fngineering, Universily nf South China, Hengan 421001, China)Abstract: To solve the problems of complex cireuil, difficull sign and poor performance existing in previous syslcm,new design method of all digital phase-locked loop (AD)P1 l)is proposed in this paper. The new AD)Pl I. is realized by proportional-integral (P1)method rather than by conventional digital loop filtering control methods. The whole system is designed busing EDA technology and simulated by using computer. Simulation results shows, in certain frequency range, the longest timeIor the loop arriving ils locked sale is less Lhcn 15 cycles of the iuput signal, and the phase jillers is less than 5%e of lhc ulpisignal cycle. In addition, it has characteristics of simple structure, excellent loop performance, easy integration, etcKeywords: proportion-integral control all digital phase-locked loop; VHDL; FP(A锁相环在通信、无线电电子学和白动控制等领域得数方法是一个比较复杂的非线性处理过程,难以进行线到了极为广泛的应用,它已成为各类电子系统中一个十性近似。因此,无法采用系统传递函数的分析方法确定分重要的部件。由于全数字锁相环( ADPLL)消除模锁相环的设计参数,不能实现对全数字锁相环性能指标拟锁相环中压控振荡器(VCO)的非线性,相器不精的解耦控制和分析,无法满足较高的应用要求确,部件易饱和以及高阶环不稳定等特点,而其本身针对上述全数字锁相环存在的问题,本文提出了采具有参数稳定、可靠性高、易于集成的特点,因此,用具有比例积分特性的数字控制方法来实现环路滤波ADPLL得到了越来越多的应用。传统的数字锁相环系的全数字锁相环。整个系统采用VI1DL语言编程设计,统是希望通过采用具有低通特性的环路滤波器,获得稳使川 Quartus软件对系统设计进行编译和仿真验证定的振荡控制数据。对于数字滤波器采用基于DSP的给出了计算机的仿真结果运算电路的全数字锁相环,当坏路带宽很窄时,环路滤波器的实现将需要很大的电路量,这给专用集成也路1全数字锁相环的结构及工作原理的应用和片上.系统SoC( System on Chip)的设计带米基于比例积分控制算法的二阶全数字锁相环的系定困难。另一种类型的全数字锁相环是采用脉沖序列统结构,如图1所示。该系统山数字鉴相器( Phaselre低通滤波计数电路作为环路滤波器,如随机徘徊序列滤 quency Detcctor,PFD)、数环路滤波器( Digital Loop波器、先N后M序列滤波器等。这些电路通过对鉴相 Filter,DLF)和数控振荡器( Digitally Controlled Oscilla器模块产生的相位误差脉冲进行计数运算,获得可控振or,DCO)三个部分组成。数字捺相器由双D触发器、RS荡器模块的振荡控制参数。由于脉冲序列低通滤波计锁存器和与非门构成,电路原理图如图2所示此数字鉴相器具有鉴频功能和鉴相功能,其线性鉴相范围是收稿日期:2012-09-17基金项目:河南省自然科学基金(116054):湖南省科技2T。当两个输入信号的频相等时,其输出为两输入厅科研基金(2011CK3224)信号之间的相位差;当两个输入信号的频率不等时,其