基于FPGA的自适应锁相环设计.pdf

第18卷第9期
电子设计工程
2010年9月
Vvol18
Electronic Design Engineering
基于FPGA的自适应锁相眾设计
何苏勤,詹明静2
(1.北京化エ大学DSP实验室,北京100029;2.北京化エ大学计算机应用技术系,北京100029)
摘要:利用锁相环进行载波跟踪是获取本地载波的一种重要方法,针对锁相环的噪声性能和跟踪速度不能同时达到
最优的限制,在锁相环ILL中引入自适应複块,根据环路所处的环境自适应对PHL环路参数做出调整。设计中利用
仿真软件 MATLAB对自适应锁相环进行仿真,并在FPGA硬件板上利用VHDI.编程实现。在载波信号为10MH7、采
样率为80MIL的条件下,设计的自适应锁相环在噪声水平較小时跟踪速度提高了0.5s左右,在噪声水平較高时
相位抖动降低了0.01rad左右。
关鍵词:相干解调;PL;FPGA;EP3C1OF256C8
中图分类号:TN911
文献标识码:A
文章编号:1674-6236(2010)09-0147-04
Design of adaptive phase locked loop based on FPGA
IE Su-qin, ZILAN Ming-jing
(I DSP Lab, Beiiing University of Chemical Technology, Beiing 100029, Chin; 2. Deprimen of Computer Application
Technology, Beijing Uniersity of Chemical Technology Beijing 100029, China
Abstract: Acquiring the local carrier with the phase locked loop is an important method. In allusion to the limit that the
noise performance and the trace speed cant be optimized al the same Lime. in this paper the design added adaptive
modules to the conventional PLL, which adjusted the parameters according to the current condition. This design simulated
the adaptive PII with MATI B, and fulfilled the loop in HDI on the FPGA. When the frequency of the carrier is 10MHZ
and the sampling frequency is 80MHZ, the adaptive Pl l. designed in this article improves the trace time by about 5 Hs
when the noise level is low, and decrease the phase dithering by about 0.01 rads
Key words: Coherent demodulation; PI,; FPGA; FP3C10F256C8
对于相位调制信号,相干解调为平均误码卒最小的信号相正交环的坏路中信号频率较低,对器件的性能要求较低,
接收方式。相干解调需要在本地产生与接收载波信号同频同因此设计中选用同相正交环。同相正交环主要由误差提取模
相的载波副本,锁相环是相下解调系統中获取本地载波副本块、数控振荡器(NCO)和环路滤波器组成.如图1所示。图中
时常用的方法。对于锁相环,噪声水平和跟踪速度是两个非虚线框为误差提収模块,用米鉴別本地振荡信号与接收信号
常重要的性能参数,二者均取决于环路带宽但是不能同时达的载波分量之间的相位差。环路根据提取出的相位差信号
到最优。传统锁相环往往根据佔算预先确定一个带宽值,因不断调整本地NCO,最终使本地NCO和输入信号的载波分量
而当噪声环境发生变化时,该值可能不是最优值,甚至不适同频同相,并在此基础上对接收信号进行有效地相干解调
合当前环境。在传统锁相环的基础上引入了自适应调整模
?低通
块,根据当前环境自适应调整帶宽值,确保无论锁相环处于
cos(0t
固定或变化的噪声环境中均能工作在比较合适的带宽ド,获
Nト不路波器相
取较妤的跟踪效果
sin(a
1同相正交环结构
?相乘
平方坏和同相正交环都是解调系统中常用的跟踪环路
?1锁相环基本结构框图
平方环的工作频率较高,对器件的性能要求较高,且平方环
Fig. 1 Basic structure diagram of phase locked loop
可能存在“理想平方器”的问题。如果同相正交环中的环路2NCO实现及性能分析
滤波器与平方环中的环路滤波器相同,则二者是等效的,同
NCO常用在直接数字合成器(DDS)中作为其数字实现
收稿日期:2010-03-25
稿件编号:201003114
部分。由此方法设计的DDS具有转换时间短、分辨率高、低相
项目基金:国家自然科学基金资助项目(50975019)
作者简介:何苏動(1957),女,河南固始人,教授,硕士生导师。研究方向:嵌入式系统应用研究,DSP技术应用研究。
147