书签 分享 收藏 举报 版权申诉 / 3

类型高速数字存储示波器前端电路设计.pdf

  • 上传人:dragon23
  • 文档编号:29056488
  • 上传时间:2019-05-21
  • 格式:PDF
  • 页数:3
  • 大小:205KB
  • 配套讲稿:

    如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。

    特殊限制:

    部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。

    关 键  词:
    高速 数字 存储 示波器 前端 电路设计
    资源描述:
    高速数字存储示波器前端电路设计张宇翔,等
    高速数字存储示波器前端电路设计
    Design of Front-end Circuit in High-speed Digital Storage Oscilloscope
    张字翔至明利3运朋郭故孙继如
    (郑州大学物理工程学院,河南郑州45001)
    摘要:采样速率是数字存储示波器的瓶颈,它制约着数字存储示波器的发展。针对这一问题,在分析时间交又采样方法原理的基
    础上,提出了一种用低速电路实现高速采样的设计思路。具体介绍∫示波器的信号调理电路和高速并行ADC系统的基本原理,并详
    细分析了各部分硬件电路。该电路系统不仅性能好、成本低,而且采用此电路的示波器已投入生产,产品符合要求、运行稳定
    关键词:数字存储示波器信号调理高速并行AD时钟分配运算放大器
    中图分类号:TP274+.2
    文献标志码:A
    Abs a: ampling rae s alwa e botleneck of digi l sorage sced, an edicts he development of DSO. In order to solve
    the problem, on the basis of analyzing the principle of time-crossover sampling method, the design concept of using low speed circuit to achieve
    high-speed sampling is proposed. The signal conditioning cicuit and the basic principle high-speed parallel ADC system are introduced con-
    cretely; and the hardware circuits of various parts are also given in detail. This iutry s stem offers good performance in low cost, and the o
    cillascope adopting this circuit has been put into manufacturing; the product conforms to the requirements and operates stably
    Keywords: Digital storage scilla oe gal condi ng High-speed parallel A/D loek distribution Operationa amplifier
    输入阻抗。
    信号调理电路框图如图1所示。
    数字存储示波器DSO( digital storage oscilloscope)
    无源衰减
    阻抗
    主放大、「可变LADc
    是电子信号测量的常用仪器之一,它在各行各业如电
    1/÷10/-1
    1/x]0
    增益放大
    子、机械、纺织以及军事应用等领域都有着广泛的应
    图1信号调理电路方框图
    用。采样率是数字存储示波器的重要指标之一,它取
    Fig. 1 Block diagram of signal conditioning circuit
    决于示波器的前端电路,如信号调理和模数转换。因
    此,前端电路的设计也就成为数字存储示波器设计的
    信号调理电路的原理是首先对信号进行放大、衰
    关键环节-2。
    减,然后进行阻抗变换、可变增益放大,并把被测信号
    随着电子器件的发展,采样率达到1S/s以上的调节到V~100mv的ADC满程范围,以便于观测。
    高速ADC器件越来越多,高速ADC器件的价格也非由于衰减和放大环节的介入,示波器的灵敏度可在很
    常昂贵,不利于降低成本。因此,本文采用4片大范围内进行调节
    AD9480并行交又采样来实现系统]1CS/s的高采样1,1无源衰减电路
    率,并详细介绍了1CHz高速数字存储示波器前端电
    无源衰减电路是一种由R、C等无源器件构成的
    路的设计与实现方法?。
    衰减电路,具有简便实用的特点2-?,其基本作用是缩
    1前端信号调理电路
    窄幅度变化范围。电路中设计了信号直通(不衰减),
    以及衰减10倍和100倍的三级衰减器。由S1和S2来
    前端调理电路的目的一般有两个:一是扩大可测选择10倍或者100倍的衰减幅度;当信号较小时,信
    信号的幅度范,设量衰减器和放大器,对大信号进行号经R直通。为了保证衰减器可常地工作,应给它加
    衰减,对小信号进行放大,以保证足够的动态范围;
    一个阻抗较大的负载,一般这个阻抗为1M9。考虑到
    是为了不对被测信号带来影响,保证输入端有较高的
    髙频时分布电容的影响,需要对其进行补偿,因此,C1、
    、C3、C4为补偿电容,调节C1、C2,可保证在三种不同
    修改稿收到日期:2009-09-27。
    第一作者张字翔,男,19%62年生,1991年毕业于西安交通大学信息与拉
    倍率下有相同的输入电容。无源衰减网络电路如图2
    制系,获项士学位,制教授;主要从事自动化与仪器仪表等方面的研究。
    所示。
    《自动化仪表》第31卷第4期2010年4月
    万方数据
    展开阅读全文
    提示  文档分享网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
    关于本文
    本文标题:高速数字存储示波器前端电路设计.pdf
    链接地址:https://www.wdfxw.net/doc29056488.htm
    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

    版权所有:www.WDFXW.net 

    鲁ICP备09066343号-25 

    联系QQ: 200681278 或 335718200

    收起
    展开