基于FPGA的简易数字存储示波器.pdf

基于FPCA的简易数字存储示波器
电子质量(2012第07期)
基于FPGA的简易数字存储示波器
A Simple FPGA-BASED Digital Storage Oscilloscope
田正凯,曾军,周春枚(成都理工大学核技术学院,四川成都610059)
Tian Zheng-kai, Zeng Jun, Zhou Chun-mei(Chengdu Univ.of Tech Sichuan Chengdu 610059)
摘要:介绍了一种基于ash构架的FPGA简易数字存储示波器设计,硬件上采用 Fusion系列的
FPCA作为核心器件。该FPGA简易数字存储示波器系统内部使用了很多AFS600芯片,利用其强大
的信号处理功能,实现数据实时采集。在上位机中,使用的是 Visual C+6.0中的MFC编程框架,本系
统在此基础上建立了 Windows下的应用程序,实现外部电压信号的波形显示。整机测试表明,系统各
功能正常,整个系统集成度高,体积小,可靠性高,易于程控,使用灵活。
关键词:FPGA数字存储示波器;ash构架;VC++
中图分类号:TM935.37
文献标识码:A
文章编号:1003-010702012)07-0005-03
Abstract: This paper presents a method of a simple FPGA digital storage oscilloscope which based on
flash architecture. In terms of hardware. FPGA series with Fusion are the core device To realize the data
acquisition in real time, the system uses a lot of internal resources of AFS600 which with the powerful
signal processing. in the host computer, the system based on Visual C++6.0 development environment.
using MFC programming framework. The application program in Windows was established to achieve an
external voltage signal waveform display. The test showed that the system functions properly, and the
whole system is highly integrated, small size. high reliability, easy-to-program-controlled, lexible
Key words: FPGA digital storage oscilloscope: flash architecture: VC++
CLC number: TM93537
Document code: A
Article ID:1003-0107(2012)07-0005-03
电源模
0引言
块电路
该FPGA简易数字存储示波器的设计,在硬件上,采
ARKT模
电源控制
块电路
模块电路
用 Fusion系列的FPGA作为核心器件。为实现本简易示波
主控芯片
器的功能,系统使用了很多AFS600芯片内部资源,使得它
Fusion600
PGA地
技键
与传统模拟示波器相比,不仅具有体积小,功耗低,使用方
电源电路
电路
便等优点,而且还具有强大的信号实时处理分析功能叫。该
时钟模
系统利用FPGA内部12位高速AD对外部电压信号进行
快
电路
采集、转换。每次数据转换完成后立即将其存入AFS600内
图1硬件系统框图
部的fo中,与此同时再从fo中读取数据,将12位的数比较低,静态功耗一般情况下为5mW左右,动态功耗
据拆分后串口发送至上位机四。在上位机部分,使用的是视设计而定,而且Fash构架的FPGA上电不需要大的
MPC编程框架MFC中各种类结合起来构成了一个应用程启动电流和配置电流,所以这里选用SPX1117电源芯
序框架),本系统在此基础上建立了 Windows下的应用程片,它具有800mA的输出电流。3.3V给IO和一些外设
序,实现外部电压信号的波形显示。
供电,1.5V给内核供电。这里的 VCCPLA和 VCCPLB
是给FPGA的模拟锁相环使用的,经过RC网络的滤
1系统硬件设计
波,并将模拟锁相环的电源和地与FPGA的数字电源
本系统的硬件系统主要由电源模块电路,UART模块
和地隔离。电源电路如图2所示。
电路,电源控制模块电路,FPGA电源电路,按键电路,时钟12电源控制电路设计
模块电路组成,结构框图如图1所示。
Fusion AFS600内部集成了一个15V电压调整器,
1.1电源电路设计
能够输出20mA、15y的电压,可以通过它来给 Fusion
Flah架构的FPGA,无论是静态功耗还是动态功耗都器件中所有需要15V电压的元件供电,包括内核。由
作者简介:田正凯(1986-),男,硕土研究生,研究方向为核仪器与探测技术。
万方数据