高功率芯片封装工艺设计的粘接层可靠性评价.pdf
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 功率 芯片 封装 工艺 设计 粘接层 可靠性 评价
- 资源描述:
-
高功率ぶ片封装工艺设计的粘接层可靠性评价
电子质量(2016第07期
高功率芯片封装工艺设计的粘接层可靠性评价
Reliability Assessment of Die-atlach Materials for High Power Chip Package Design
刘涵雪,刘放飞1谢劲松1, Fei Xie(1.北京航空航天大学可靠性与系统工程
学院,北京1001912. Enabling Nexl Generalion Technologies,USA)
Liu Han-xue, Liu Fang-fei, Xie Jin-song, Fei Xie(1. School of Reliability and Systems Engineer
ing Beihang University, Beijing 100191: 2. Enabling Nexl Generalion Technologies USA
摘要:为解决高功率芯片低成本散热问题,芯片与基板间通过焊料焊接,同时帯来不易维护造成芯片失
效的潜在问题。该文以工程实际中泛应用的高功率封装工艺设计为例,针対芯片粘接层上述问题制定
了可靠性评价流程,为评价中的每个步骤规范了使用原则。选取典型的四类粘接材料为例,通过可靠性仿
真试验,使用基于能量的 Darveaux方法対粘接层裂纹扩展0%、16%、25%时的寿命进行预测。以30%的裂
纹扩限长度、500循环周期数作为失效壮则,综合考虑材料性能及疲劳寿命预测结果得到材料A,材料
材料E是较为理想的芯片粘接层候选材料。为高功率芯片封装工艺设案例提供了芯片粘接层可幕性评
价结论
关键词:高功率芯片;封装工艺设计;芯片粘接层;可靠性评价
中图分类号:TN304
文献标识码:A
文章编号:1003-0107(2016)07-0025-0
Abstract: To solve low-cost heat dissipation of high power chip, die-attach is joint together die and substrate
But it bring maintenance problems and can make die invalid. For solving above problems, a process was de
veloped based on case study of high power chip packaging technology commonly used. Four kinds of die-a
tach materials commonly used were selected Using
ite element analysis and Darveaux method pre
dicted fatigue life of die-attach at the crack percentage of 0%, 16%, 25%. Considering material performance,
cost and prediction results, three analyzed solder materials of material Ematerial S and material A show ac
ceptable temperature cycling performance, given a 30% and a 500 cycle test crack length as a failure criteri
on, with material A the best, followed by material S and material E
Key words: high power chip: package design: die attach; reliability assessment
CLC number: TN304
Document code: A
Article D:1003-0107(2016)07-0025-07
0引言
无法正常工作。所以针对高功率芯片,其封装工艺设
电子封装技术能够保护芯片并减小周围环境的影计关注的重点是由于散热量大而导致的可靠性问题。
响,为其提供电气连接,机械支撑,散热路径,对产品的
为解决高功率芯片低成本散热问题,封装行业内的
性能,使用寿命和成本起到決定性的作用叩,日前在能常见做法除了使散热器降低整体封装热阻外,还通过
源、航空航大等重点领域,高功卒芯片因其效率高、成本粘接材料直接将芯片与基板焊接。同时,为提高传热效
低而泛应用。但同时带来功耗高,散热量大的问题,例率,将提供文作用的PCB底板设计为散热系统的
如典型的高功率IFED器件热流密度范围为100500部分,通常采用导热率高、成本低的企属合金通过焊料
wm2,至少是普通微处理器芯片的两倍.若传热路径直接与散热器相接:但上述措施在提高散热效率降低成
上热阻较人热量无法及时扩散,芯片会因局部温度而失本的同时带米了不易维护等问题?。在使用过程中,无
效;同时封装材料之间由于热膨胀系数的差异产生较高法運过定期维护保让起连接作用的精接层的可靠性,会
的应力,造成裂纹扩展和电气连接失效等问题,导致芯帯米热量传输途径被切断,电气连接失效等问题。其中,
与芯片直接接触的芯片粘接层成为封装工艺设计过程
作者简介:刘涵雪(1993-),女,硕上研究生,主要研究方向为可靠性仿真试验、电子产品可靠性物理与失效分析。
展开阅读全文
文档分享网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。



链接地址:https://www.wdfxw.net/doc86716295.htm