基于FPGA的视频转换模块设计与实现.pdf

第4 0 卷第1 期 2 0 1 0 年1 月 航空计算技术 A e r o n a u t i c a lC o m p u t i n gT e c h n i q u e V 0 1 4 0N o 1 J a n 2 0 1 0 基于F P G A 的视频转换模块设计与实现 李翠娟，牛文生，杨敬宝 ( 中国航空计算技术研究所，陕西西安7 1 0 0 6 8 ) 摘要：主要阐述了基于F P G A 的视频转换模块( V C M ) 的设计与实现，重点描述了V C M 模块的系 统结构设计、基本硬件设计及功能实现。V C M 模块主要完成显示信息的选择、叠加、图像缩放等功 能。显示信息通过输出接口分别输出到显示器上。 关键词：视频叠加；视频切换；图像缩放；F P G A ；D D R 中图分类号：T P 2 7 4 文献标识码：A文章编号：1 6 7 1 6 5 4 X ( 2 0 1 0 ) 0 1 0 1 2 6 0 5 引言 航空电子系统的发展对综合显示系统提出了更高 的要求，综合显示处理方法得到空前加强。综合显示 系统通常由视频源、视频综合处理系统和视频显示单 元三部分组成。视频综合处理系统由视频处理单元 以及视频信号传输介质构成。因此要求包括视频切 换、视频叠加、图像缩放等在内的视频处理技术更加完 善。 在某综合处理系统计算机中，需要视频综合处理 单元具有处理D V I 信号6 路输入、4 路输出，P A L 信号 6 路输入、4 路输出的显示信息的基本处理功能。而视 频转换模块( V C M 模块) 正是这样的视频综合处理单 元，它主要完成显示信息的D V I 切换、P A L 切换、视频 叠加、图像缩放等功能。 1 V C M 模块体系结构 V C M 模块主要实现系统显示功能，包括： 1 ) D V I 视频切换：接收与解码6 路D V I 输入信号， 并输出4 路D V I 信号； 2 ) P A L 视频切换：接收与解码6 路P A L 输入信 号，并输出5 路P A L 信号； 3 ) D V I 与P A L 叠加以及叠加窗口的缩放功能：实 现4 组视频叠加功能，每组为一路D V I 与一路P A L 视 频的叠加，P A L 视频用开窗口的显示方式，并且窗口可 以自由缩放； 4 ) P C I 通信的功能：完成通用处理单元与视频转 换功能单元之间的通讯。 图1某型客机座舱示意图 V C M 模块主要由2 部分组成：通用处理单元和视 频转换功能单元。通用处理单元既完成系统任务处 理，同时接收上游系统控制命令，控制V C M 模块的工 作；视频转换功能模块主要完成显示信息的选择、叠 收稿日期：2 0 0 9 0 7 1 3 修订日期：2 0 0 9 1 2 2 8 作者简介：李翠娟( 1 9 8 4 一) ，女，江苏丰县人，硕士研究生，研究方向为机载计算机图形图像。 万方数据 2 0 1 0 年1 月李翠娟等：基于F P G A 的视频转换模块设计与实现 加、窗口缩放等功能。通用处理单元和视频转换功能 单元之间采用P C I 总线互联，主要实现控制命令的传 送。采用这种结构形式可以增强模块设计的通用性， 易扩展。 V C M 模块采用以现场可编程逻辑阵( F P G A ) 为中 心的组成模式，硬件主要由F P G A 、D V I 编解码芯片、 P A L 编解码芯片、D D R 存储器、复位电路、P M C 接口、 母版连接器和高速连接器接口组成。 2 基本硬件设计与实现 2 1 复位电路设计 稳定的复位电路是确保系统稳定工作的基本条件 之一。V C M 模块复位要求具备以下几种复位功能：上 电复位、P C I 复位、手动复位、电源监控和软复位，复位 输出为一路系统复位输出。同时复位电路必须满足输 出波形稳定、没有毛刺、波形宽度满足电路中最大宽度 的复位要求。 复位电路如图2 所示，其中采用T P S 3 3 0 7 实现了 上电复位和手动复位。T P S 3 3 0 7 芯片可以监控三种电 压2 5V 、3 3V 和5V ，当2 5V 低于1 2 5V 、3 3V 低于2 9 3V 、5V 低于4 5 5V 时产生复位，实现电源 监控的复位。T P S 3 3 0 7 有一个复位输入，一个复位输 出，当满足复位条件时产生2 0 0m s 的复位输出。复位 输入电路采用二极管把F P G A 加载复位、P C I 复位和 手动复位组合成一个复位给T P S 3 3 0 7 。软复位采用 F P G A 内部的寄存器实现，当该寄存器的D o 为“0 ”时 复位，为“1 ”时正常工作。该寄存器位于P C I 空间，其 地址为P C I 基址+ O x 3 0 ，可通过P C IM E M O R Y 读写周 期访问。将其置“1 ”后再置“0 ”延迟2 0 0m s ，再置 “1 ”，即可复位。 图2 复位电路 2 2 D D R 存储器选用 V C M 模块视频叠加时，F P G A 与D V I 编解码器和 P A L 编解码器交换数据需要存储器对图像处理中的大 量的数据进行高速存储，因此需要存取速度快、读取时 间缩短、实时性匹配强的存储器，而D D R ( D o u b l eD a t a R a t e ，双数据速率) 存储器正好满足这些要求。D D R 存储器采用差分信号C K 和C K # 作为时钟输入，速度 高、容量大，在时钟的上升沿和下降沿均对数据进行采 样，所以存储器设备的内部的数据存储量是接口数据 存储量的两倍( 时钟的上升沿指C K 的上升沿和C K # 的下降沿的交叉点) 。内存区可以采用D D R 控制器实 现数据读取的数据控制方式，即D V I 转换后的数字 R G B 在某段时间一组D D R 存储器完成数据存储，而 在另一段时间完成数据读取。 V C M 模块视频叠加时需要D D R 存储器存储最高 为2 4 位的R G B 数字信号，而每片M T 4 6 V 3 2 M 1 6 T G 一 5 B 存储宽度1 6 位，两片存储器芯片组成一组3 2 位数 据存储器接口，可以满足2 4 位R G B 数字信号的存储。 M T 4 6 V 3 2 M 1 6 T G 一5 B 容量为6 4M b y t e s ，存储时钟最高 可达2 0 0M H z ，可实现4 0 0M H z 的数据存储率。因此， 选用M I C R O N 公司的D D R 存储器芯片 M T 4 6 V 3 2 M 1 6 T G 一5 B 。V C M 模块设计中共设计5 路 3 2 位数据存储器接口，各由2 片存储器芯片组成，满 足D V I 和P A L 视频信号的数据存储功能。 2 3F P G A 选用 F P G A 芯片用于接收和转发各种视频信号，通过 硬件逻辑实现视频叠加、视频切换、图像缩放、P C I 通 信等功能，是整个设计的核心部分，因此选择合适的 F P G A 芯片比较重要。 V C M 模块F P G A 共有如下几种功能接口：1 ) 数字 信号接口：2 4 位R G B 信号，4 位控制信号，共1 0 路 D V I ，分别对应6 路D V I 显示输入和4 路D V I 显示输 出；2 ) 数字Y C r C b 视频接口：8 位数据信号，4 位控制 信号，共1 1 路P A L 视频信号，分别对应6 路P A L 视频 输入和5 路P A L 视频输出；3 ) P C I 接口：1 路3 2 位， 3 3 M H zP C I 总线接口，使用标准I P 核实现；4 ) D D R 存 储器接口：采用5 组3 2 位存储宽度，每组共6 4 位信号 D D R 接口，分别对应5 路P A L 和4 路D V I 并行化后的 数字R G B 信号的数据存储。设计所需I O 管脚数量统 计如下表所示。 F P G A 管脚统计表 万方数据 1 2 8 航空计算技术 第4 0 卷第1 期 综合以上分析，得出V C M 模块对F P G A 的要求： 需要7 9 5 个管脚；要求F P G A 具有很高的可编程能力。 能够逻辑实现V C M 模块所需要的视频叠加、视频切 换、图像缩放等功能；需要用B l o c kR A M F I F O 验证一 路P A L 视频和一路D V I 信号的视频叠加功能，存储一 路分辨率是7 2 0 术5 7 6 的2 4 位P A L 信号需要 9 7 2 0 K b B l o c kR A M ；需要D S P 功能，在图像缩放时实现 加减乘除运算。 现在F P G A 市场中比较新、比较强大的是V i a e x 一 5 系列。V i r t e x 一5 系列的F P G A 资源强大，包含多种 硬I P 系统级模块，包括强大的3 6 K bB l o c kR A M F I F O 、带有内置数控阻抗的S e l e c t l O T M 技术、C h i p S y n c T M 源同步接口模块、系统监视器功能、带有集成D C M ( 数 字时钟管理器) 和锁相环( P L L ) 时钟发生器的增强型 时钟管理模块J ，因此V i r t e x 一5 系列的F P G A 满足设 计所需要的性能和功能及其可编程能力，本设计使用 V i r t e x 一5 系列的F P G A 作为可编程逻辑单元。考虑 X C 5 V L X 3 3 0 T 有9 6 0 个I O 管脚。1 1 6 6 4 K bB l o c k R A M F I F O ，逻辑量大，具有1 9 2 个D S P 4 8 E ，而每个 D S P 4 8 E 包含一个2 5X1 8 乘法器、一个加法器和一个 累加器，满足V C M 模块对F P G A 的要求，因此F P G A 考虑选用X i l i n x 公司的x C 5 V L ) ( 3 3 0 T 。设计采用主动 ( M a s t e rS e l e c t M a p ) 模式，即时钟由F P G A 产生，而不是 外部提供，并且采用并行的数据方式进行配置。配置 存储器选用X I L I N X 公司的X C F 3 2 P V 0 4 8 C ，它拥有3 2 M b i t 的存储空间，对配置芯片的下载和在线调试采用 J 1 A G 接口模式。 3 功能实现 3 1 视频切换 V C M 模块需要动态、连续、稳定的视频切换。视 频切换包括D V I 视频切换和P A L 视频切换，由硬件逻 辑实现。 D V I 视频切换完成6 路输入视频与4 路输出视频 的任意切换，即第1 路D V I 输人可以切换到4 路输出 中的任一路，通过显示器显示输出；依次类推，第2 路 到第6 路D V I 输入也可以切换到4 路输出中的任一 路，通过显示器显示输出。D V I 解码器和编码器分别 采用T e x a sI n s t r u m e n t s 公司的T F P 4 0 1 4 1 0 。D V I 切换 电路如图3 所示，D V I 接口对基本的电器互联采用传 输最小化差分信号( T M D S ) 。 P A L 视频切换完成6 路输入视频与5 路输出视频 的任意切换，即第1 路P A L 输入可以切换到5 路输出 中的任一路，通过显示器显示输出；依次类推，第2 路 到第6 路P A L 输入也可以切换到5 路输出中的任一 路，通过显示器显示输出。模拟视频解码和编码电路 分别采用C O N E X A N T 公司的高性能模拟视频解码芯片 C X 2 5 8 3 6 和B t 8 6 4 A K R F ，P A L 切换电路如图3 所示。 通用处理单元 P C I D V l i t D V I C l 。K + ，一 D 0 + 一 D V I P A I D 2 + - ，频输入 6 片D V l 解码器 D V l l N r 7 ：0 1 D V I