基于FPGA双振荡电路定时器的设计.pdf

2012年2月
电子斌
Fb.2012
2
ELECTRONIC TEST
o,2
基于FPGA双振荡电路定时器的设计
郭名君,王康谊,姜华杰
(中北大学信息与通信工程学院山西太原030051)
摘要:考虑冲击环境下定时器会遇到的问题,并分析了单一的晶体振荡器和谐振振荡器都不能很好地满足抗
冲击性和高精度两方面要求,因此提出了一种基于FPGA设计的双振荡定时器。此定时器能有效地解决爆破
作业中延时雷管起爆精度和抗冲击性能之间的矛盾。更主要的是CPLD的时序比集成芯片更加容易控制。在
FPGA实现,该设计的定时精度达到纳秒级,很好地满足系统性能要求。本方法具有结构筒单、成本低、可靠
性高、精度高等优点。
关键词:定时器;分频;FPGA;抗冲击性
中分类号:TN710
文献标识码:A
Design a dual-oscilator circuit timer on FPGA
Guo Mingjun, Wang Kangyi, Jiang Huajie
School of Information and Communication Engineering of North University of China, Shanxi taiyuan 030051
Abstract: A double oscillation timer based on FPGA design was proposed because of the potential problems under
shock environment and the insufficient of shock resistance and high precision of single crystal oscillator and resonan
oscillators, which could efteciently solve the dilemma between the initiation precision and shock resistance of delay
detonator in blasting assignments. Further more, the FPGA pre-programmed are easier to control than integrated chips
It proves thatthe approach could meet the systemn performance demands commendably on FPGA. The system has the
merits of simple and compact structure, ]ow cost, high reliability and high precision
Keywords timer; frequency; FPGA; impact resistance
42
微处理器与可编程器件应用
20122
引言
起爆精度和作用可靠性,因此此定时器具有很高的研究
意义。
开掘迷道、采矿、修水库等一些大型工程的施工中,
需要使用大量装有延时雷管的炸药进行爆破。而为达到1.2基于FPGA的定时器设计原理
理想爆破效果,经常是按预定的时间间隔和次序连续引
刚开始考虑的是用简单的集成芯片设计定时器,这
爆,因此要求引爆装置有很高的抗冲击性和高精度定时。
样会用到5个计数芯片和1个锁存器。当每个计数器直
早期的爆破作业中,一般都是采用延时药爆破作业,经
接连接,系统无法保证每次都是时钟脉冲的上升沿(下
常使用大量装有延时雷管的炸药进行爆破,这种技术对
降沿)跳变刚来时,输入到计数器,这样每个计数器至
冲击过载不敏感,具有较高的作用可靠性,很少出现不
少就会产生半个周期的延时误差。这样设计很难满足毫
发火现象,但是在精度上存在很大的误差,普通毫秒延
秒级别的定时器的要求,所以考虑到运用FPGA芯片,
期导爆管雷管其平均误差29.5%左右。
芯片的延时可以控制到ns级别,更为重要的是引入状态
近年来,随着电子技术的快速发展,美国、日本
机,可以更有效地保证系统的工作时序,保证合理的建
以及欧洲国家已经开始采用集成化的电子定时技术来控
立时间和保持时间。而实践表明:有限状态机(FSM)
制雷管的起爆时序,这就需要设计出一种既能满足高抗
在执行耗费时间和执行时间的确定性的性能比较优秀,
冲击性能和高精度的定时器,来提高延时雷管的起爆精
可以利用很少的硬件资源就能有效地减少信号输出的延
度和作用可靠性。电子定时技术的关键环节是作为定时
时。More型状态机的结构如图1所示。
基准的振荡器,而振荡器中以晶体振荡器精度较高,但
是它的耐冲击性差,受到连续的爆炸作用容易发生损
次态逻辑
状态
坏。随着电子技术发展的要求,定时器的小型化、模块
次态小都
出输出
存
化、通用化的要求也越来越重要,FPGA可以很好地满足
逻
这些要求。本文就是针对高抗冲击性能和高精度的定时
器
特
器,提出了一种基于FPGA的双振荡定时器的设计方法。
钟号
复位倍号
图1 Moore型有限状态机的结构
1定时器设计原理
理论上此状态机可以很好的工作,但在实际中会因
1.1爆破环境分析
为系统内部输入输出信号的延时而产生毛刺,会影响最
炸药的种类多,主要分为起爆炸药和主要炸药两类。终输出,因此利用D触发器输出解决此问题。
起爆炸药是一种爆炸速度极快的烈性炸药,爆速可达
20008000,用以制造雷管。主要炸药是用来对若石1.3器件抗冲击性验证
或其他介质进行爆炸的炸药,它的敏感性较低,要在起
当今的高精度定时技术都是以振荡器电路作为时间
爆炸药的强力冲击下才能爆炸。炸时可以产生1000
基准的。在各种原理的振荡器电路中,石英晶体振荡器的
7000m/s的爆速。
精度高,频率稳定性也最好,是一种比较理想的时基振荡
爆破方法采用微差爆破。两相邻药包或前后排药包
器,但是晶体振荡器耐冲性能力差。利用 Hopkinson杅对
以毫秒的时间间隔(一般为15~75ms)以此起爆,称为
EXO3和KSS两种典型的晶振芯片进行测试,得到结果
微差起爆,也称为毫秒爆破。优点是当装有同样的药量
表明:当晶振受到的12万g到35万g范围内的加速度时
时可减震1B-~2/3左右,有很强的破碎效果。爆破时每个
没有经过环氧树脂灌封的晶振在19.0x104g以上加速度
炸点在瞬间都会产生强烈的冲击和超压,根据测量,在
冲击下就无法正常工作而失效;经过环氧树脂灌封的晶
距离炸点20cm处的冲击力加速度可以达到几十万g,压
振,当受到垂直方向加速度冲击大于190x104g时无法
力为30-70MPa。如此恶劣的环境下就要求雷管有很高的