高速信号完整性工程师培训-DDR.pdf
- 配套讲稿：
如PPT文件的首页显示word图标，表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制：
部分文档作品中含有的国旗、国徽等图片，仅作为作品整体效果示例展示，禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词：
- 高速 信号 完整性 工程师 培训 DDR
- 资源描述：
-
高速信号完整性工程师培训课程
DDR原理及物理层一致性测试
BAHI Co
ED AM
C
泰克科技(中国)有限公司
技术支持余岚
tektronix
SDRAN,DDR,1M原理
-oc.F=1h1H?
=可=1?
Nemor
e
Data Bus
sffers
?etre=mc=11H
Eac FFロ=?m?tョFre=.?
Mamo
Data Bus
」ff
吧Tre口?=n=1H
LIO c Frea
?t?Fr=?
対中时存二信原理对比
DDRIIII
Core F=100MHZ, Clock Fre@=400MHZ, Data Freq=800MHZ
212010-1-28
高速信号完整性工程师培训课程
tektronix
SDRAM,DDRl,I,原理
DDRl:2 bit pre- -fetch,同时读取(预取)2n的数据
DDRI4 bit pre- fetch,同时读取(预取)4n的数据
DDRII:8 bit pre- -fetch,同时读取(预取)8n的数据
312010-1-28
高速信号完整性工程师培训课程
tektronix
DDR SDRAM Architecture(源同步)
command
Address
Memory
Memory
controller
clock
Module
DQ(0:63)
DQS
米用源同步技术对数据进行传输,减少由于skeW造成的误米样
412010-1-28
高速信号完整性工程师培训课程
tektronix
DDR SDRAM Architecture(源同步)
CIr』D
NOD
ADDRESS XXA>
L=2.5
1.对于 Command和 Addresse由 clock的上升沿对数据进行采样,数据方向为 Memory
controller-〉 Memory
2.对于Data(DQ)由DQS采用源同步的方式同时在上升沿和下降沿对数据进行采样
即当Wrte命令时数据方向为 Memory controller-〉 Memory Module,DQS相对于DQ为
center align,当Read命令时数据方向为 Memory Module-〉 Memory controller,DQS相对
于DQ为 edge align,在 Memory controller端会对DQS或者DQ作一个90度的相位偏移
512010-1-28
高速信号完整性工程师培训课程
tektronix
展开阅读全文
文档分享网所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
链接地址：https://www.wdfxw.net/doc73087284.htm