基于SoPC的脉冲发生器.pdf

第18卷第3期
电子设计工程
2010年3月
Vol18 No.3
Electronic Design Engineering
Mar.2010
基于SoPC的冲生器
孙国善,候思祖
(华北电力大学电子与通信エ程系,河北保定071003)
摘要:为了给分布式拉受测温系统中的激光器提供激勋源,设计一个稳定性好、納秒级脉宽、周期可拉、占空比可调的
高速脉冲发生器。以 Altera公司的 CycloneⅡ系列的EP2CS5Q208C8为核心的棋心板和一些外周器件组成件电路。
高速脉冲发生器是在 QuartusⅡ软件平台下,使用VHDL在FPGA上用件返电路设计。脉冲发生器拉制系统是利
用 QuartusⅡ开发软件和其中集成的 SOPC Builder系纯开发工具进行设计。实验結果表明,该脉冲发生器稳定翰出脉
宽为10-500n8,周期为1us-1ms,占空比可调的窄脉冲,满足分布式拉更测承统的要求。
关键词:FPGA;SoPC;Nios;脉冲发生器
中日分类号:TP31
文献标识码:A
文章编号:1674-6236(2010)03-0043-03
Pulse generator based on Sopc
SUN Guo-shan, HOU Si
( Eecmon and ommin Eg n, No h hi Ee c Per Universiy, Baoding 071003, hi
Abstract: In order to provide the excitation source to laser of distributed Raman temperature measurement system this paper
designed the high-speed pulse geneator which featured good performance nanosecond pulse width, controlable cycles
adjustable duty cycle. The hardware circuit is composed of core boand that views Altera company Cyclone i series
EP2C5Q208C8 as core chip and some peripheral device Under Quaus I software platform the high-speed pulse generator
was designed by using VHDL language to realize hardware logic circuit on FPGA chip. The control system of pulse generator
was designed by using Quartus I development software and Sopc Builder system development tools integrated in it. The
expe mental results show that the pulse generaor stably outputs pulse width from 10 to 500ns, the cycle range is from 1us
to Ims, the duty cycle narow pulse is adjustable. So the design meets the Raman temperature measurement system.
Key words: FPGA; SOPC; Nios II; pulse generator
高速脉冲源具有稳定性好、纳秒脉宽、可控周期等特点,1,1高速脉冲发生源
可广泛应用于教学科研、工业控制、通信产品研发等领域。这
高速脉冲发生源使用硬件描述语言 Verilog HDL在
里设计的脉冲发生器是作为分布型光纤拉曼测温系统中的FPGA内实现,主要产生一个周期、脉宽、脉冲输出个数可调
半导体激光器的激励源,为了保证系统工作的稳定性和测量的脉冲波。高速脉冲发生源的实现原理比较简单,是通过改
的可适应性,激励源必须提供性能稳定,周期、脉宽、脉沖输变计数器的上限國值、电平翻转的國值以及脉冲输出个数计
出个数可控的高速脉冲。在认真分析测温系统的础上,制定数器初始值分别控制脉冲的周期、脉宽以及脉冲输出个数。
基于SoPC的脉冲发生器。
1.2脉冲控制系统
该脉冲源为数控方式,其脉冲周期、脉宽和脉冲输出个
1总体方案设计叫
数由用户通过 FPGA中嵌入的 Nios I CPU的人机接口进行
图1为该系统结构框图。该设计充分利用FPGA可编程设置,根据液晶显示对键盘操作,将所需的脉冲周期、脉宽
配置的特点,根据分布型光纤拉曼测温系统的要求,采用内脉冲输出个数等参数输人到 Nios II CPU,CPU根据已转换
置嵌入式处理器的FPGA实现参数可控的脉冲发生器。
的输入信号控制脉冲发生器的输出。
2硬件电路设计
液晶显示
Nios
20产生冲恰出
使盘(PU核
高速脉冲发生
高速脉冲发生源是在 Altera公司的 Quartus.Ⅱ软件平
台下开发,使用 Verilog HDL语言设计的。其脉冲产生模块
框图如图2所示,该模块通过几根信号线与脉冲控制系统
图1系统结枃框图
的NiosⅡCPU核连接。其中,Daa为预设数据并行输人
收稿日期:2009-09-02
稿件绵号:200909008
作者简介:孙国(1979-),男,河北虐山人,项士研究生。研究方向:分布式光纤传感,入式系筑。
万方数据