基于CPLD的数字钟设计.pdf

《自动化与仪器仪表》2017年第1期(总第207期)
基于CPLD的数字钟设计
雷琼
(陕西工业职业技术学院陕西成阳,712000
摘要:简述了一种基于CPLD的数字钟设计方案,文中所设计的数字钟是一种用数字电路技术实现时、分、秒计时
的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,因此得到了广泛的使用。
通过使用EDA软件MAX+plusⅡ设计数字钟系统,阐述了自上向下和层次化设计方法及电路微型化的可行性。利用
VTD.硬件描述语言结合CPID可编程器件进行字钟的设计,并通过数码管驱动电路动态显示计时结果,进一步说明
C:P)器件値得在电路研究、设计中推广。
关键词:CPLD;VHDL;数穿钟;电子系统;EDA;仿真波形
中图分类号:TT714
文献标识码:A
DOI编码:10.14016/j.cnki.1001-9227.2017.01.035
Abstract: This paper describes a digital clock design scheme based on CPT.)and the digital clock is designed in this paper a
kind of when using a digital circuit technology, minutes and seconds timing device, has higher accuracy compared with the
mechanical clock and intuitive, and no mechanical device, has a longer service life, therefore has been widely used. Through the
use of EDA software MAX+plus II digital clock system design, this paper expounds the downward and hierarchical design method
and circuit on the feasibility of minia urization. By using VHDL harware e ription language with CPLD programmable devices
for the design of digital clock, and through the dynamic display of digital tube driver circuit timing results, further illustrate the
CPL, D) device is worth popularizing in the research, design the circuit
Key words: CPLD VHDL; digital clock; electronic system; EDA; the simulation waveform
件经验要求低、标准产品无需测试、保密性强、价格大众化
等特点,可实现较大规模的电路设计,因此被广泛应用于
随着技术不断革新,数字电路在当今社会中的应用越产品的原型设计和产品生产39。可以说几乎所有应用
来越广泛,尤其是复杂可编程逻辑器件(CPI.D)。可编程中小规模通用数字集成电路的场合均可应用CPI.D器件。
逻辑器件具有设计灵活、速度快、更改方便、功耗低等优CPI.D器件己成为电子产品不可缺少的组成部分,它的设
点,在数字信号处理中得到广泛应用。美国AT.TERA公计和应用成为电子工程师必备的一种技能"0
可的CPLD器件采用全新的结构和先进的技术,再加上
MAX+plus可编程逻的开发环境,更具有高性能、开发
数字钟设计
周期短、在线编程等特点,十分方便进行电子产品开发和2.1CPT.D的设计流程图
设计2。本文通过使用结构简单、控制方使、资源利用率
CPLD的设计流程图如图1。
高的CPLD设计实现了一款多功能数字钟。
设计输出
1CPLD简介
图形入
文本输入
设计牛成
CPLD翮译成英文为 Complex Programmable Logic
Device,它是一种复杂可编程逻辑器件,是从PAL和CAL
择器件
器件发出来的器件,这种器件规模大、结构复杂,是一种
用户根据各自需要而自行构造逻辑功能的数字集成电
路。其基本设计方法是借助集成开发软件平台,用原
理图、硬件描述语言等方法,生成相应的目标文件,通过下
逻辑正确
载电缆(“在系统”编程)将代码传送到日标恶片中,实现
仿真分杆
设计的数字系统。由于CPLD内部采用固定长度的金
属线进行各逻辑块的工联,所以设计的逻轳电路其有时问
分配
可预测性,避免了分段式互连结构时序不完全预测的
重断译
缺点
CPLD具有编程灵活、集成度高、设计开发周期短、适
设计正确
用范同宽、开发工具先进、设计制造成本低、对设计者的硬
系统下载文作
收稿日期:2016-05-06
使下载
作者简介:雷琼(1983-),女,陕西成阳人,本科,硕上,讲师,主要
研究方向为通信工程。
图1 CPLD设计流程图