数字示波器-电子竞赛一等奖作品.doc

数字示波器
作者:黄霖宇、陈鹍、侯碧波
一等奖作品
来源:http://www.dreamic.net/bbs/frame.php?frameon=yes&referer=http%3A//www.dreamic.net/bbs/forumdisplay.php%3Ffid%3D78
摘要
本数字示波器以单片机和FPGA为核心,对采样方式的选择和等效采样技术的实现进行了重点设计,使作品不仅具有实时采样方式,而且采用随机等效采样技术实现了利用实时采样速率为1MHz的ADC进行最大200MHz的等效采样。同时系统还具有可测2mV小信号、波形存储回放、测频、触发沿选择、校准信号输出等功能。
Abstract
This digital oscilloscope takes a MCU and FPGA as the core .We made emphases on the choice of the sampling methods and the implement of equivalent sampling, as a result, our design not only has the real-time sampling mode but also can reach the highest equivalent sample rate of 200 MHz using the real-time sample rate of 1 MHz, by way of random equivalent sampling. At the same time, this system has many other functions, such as 2mV small-signal measuring, storage and re-display of waveform, measuring frequency, selective trigger edge , output of the correction signal and so on.
一、总体方案设计
1.方案比较与选择
仔细分析题目要求,以实时采样速率为1MHz的ADC实现最大200MHz的等效采样,是本题的最大难点,也是设计的重点之一。此外,较宽的信号带宽(10Hz~10MHz)和较大的幅度动态范围(1mV~8V)也给前级的信号调理电路提出了很高的要求。对此,我们考虑了以下几种方案:
(1)核心处理器选择:
方案一:纯单片机方式。即完全由单片机来实现前级信号程控调理、采样保持电路及A/D转换器的控制、数据的处理及存储、波形显示和控制电路等功能。
方案二:单片机与FPGA结合的方式。即由单片机来完成信号调理和人机界面等顶层控制功能,而由FPGA来完成采集和信号处理等底层的核心计算。
方案一的最大特点是只用单片机,系统规模可以做得很小,成本较低。但是,单片机在处理高速信号时略显吃力。而且在时序控制方面也显得精度不足。相比之下,方案二则更加合理和可靠。FPGA的应用已经相当的普遍和成熟。用其进行采样时钟控制和信号处理,是提高系统性能和指标最有效的方法。因此,我们选择单片机与FPGA的结合来作为系统的核心处理器。
(2)前级信号调理方案设计:
方案一:一路调理。即所有信号,都通过同一路信号调理电路,经过相应的衰减或放大设计,将信号幅度控制在合适的范围内,以便后级的数据采样。
方案二:多路调理。即将不同频率范围或不同幅度范围的信号经过各自的电路进行调理。示波器选择不同的档位,则选择了不同的信号通路。
方案一电路简洁,但是由于信号的频率和幅度跨度都很大,给硬件电路的调试带来的较大的困难;方案二虽然可以对不同频率和幅度范围内的信号进行单独调试,降低了每一路通道对硬件电路的要求,但造成电路规模大,结构非常繁琐,同时如果每一路信号之间的隔离做得不好,也会对采集结果造成很大的影响。综合考虑,我们选择了方案一,并精心设计了实现电路,使用了压控放大器AD603进行两级放大,前面还加了BUFFER634以提高系统的输入阻抗。最终很好的完成了题目的要求。
2.系统总体框图 (图省)
本系统采用单片机和FPGA作为数据处理和控制核心,将设计任务划分为前级通道信号调理、触发信号产生、保持与采样、数据处理与存储、波形显示、控制面板等功能模块。
二、理论分析与参数计算
1.等效采样分析
等效采样的实现方式一般有顺序等效采样和随机等效采样两种,顺序采样要求能够精确地测出输入信号的频率,而在现今的数字示波器中,大多数采用的是随机等效采样技术。本系统也采用随机等效采样来实现题目要求。随机等效时间采样的基本原理是,在每一轮的采集过程中测量每次信号触发时刻后与A/D的第一个采样时钟的时间差,这个时间差表明了触发后的第一次采样时刻,因此,它确定了本轮采样的数据序列在信号波形中的位置。由于时间差在一个采样周期内是随机分布的,当多轮采样后,采集的数据序列就能在一定的时间内遍历所有可能的取值。通过对分布在一段时间上的随机采样数据序列的排序,就能重构信号的一个完整的采样波形。如图2所示是随机等效采样示意波形:(图省)
在随机等效采样技术中,关键是测出每次触发点与下一个采样时钟间的时间差。但该时间极短,很难直接测量。一般可以借助时间轴展宽方法测量,时间轴展宽是一电容充放电双斜率电路,要求充放电的时间比例很准确,本系统利用高主频FPGA计数来测量时间差。而等效采样的频率,则与实际的采样速率和存储深度有关。例如,用1MHz的实时采样速率实现200MHz的等效采样,即等效倍数为200,则需要进行200轮采样,每轮采样1个点。采样结束后,根据测出的每一点的时间差,将采样的数值进行重新排列,然后将重排后的数据顺序输出,用于波形显示。用1MHz的采样速率实现等效倍数为200倍的随机采样,需要在1us的时间内测出200个不同的随机时间差,则FPGA至少应工作在200MHz的主频上。
2.垂直灵敏度
根据题目要求,垂直分辨率为8bits,显示屏的垂直刻度为8div,因此使用8位A/D即可满足题目要求。即垂直方向共256点,显示分辨率为32点/div.因为ADC的参考电压为5V(详见硬件电路设计中关于ADC部分),则示波器幅度轴上的8div对应着峰-峰值为5V的信号,即0.625V/div,由此可以计算出每一档的垂直灵敏度所对应的信号放大倍数,如表1所示:
表1
垂直灵敏度与信号放大倍数对应关系
垂直灵敏度/(mV/div)
2
5
10
20
50
100
200
500
1000
放大倍数
312.5
125
62.5
31.25
12.5
6.25
3.125
1.25
0.625
根据不同的档位选择,通过单片机内置的D/A输出不同的直流电压,来控制AD603的放大倍数,以完成信号的放大需求。
3扫描速度
设计要求水平显示分辨率至少为20点/div,则存储深度M应至少为200点。在固定的存储深度下,采样率fs与扫描速度S成反比,即10*S*fs=M,系统取M=200,则fs=20/S。系统设定的扫描速度从100ns/div~200ms/div,总共20档,则可以计算出每一档的扫描速度所对应的采样速率,如表2所示。
表2 扫描速度与采样率的对应关系
扫描速度(/div)
100ns
2us
20us
50us
100us
200us
500us
1ms
采样率(Hz)
200M
10M
1M
400K
200K
100K
40K
20K
扫描速度(/div)
2m