MCML结构高速数模转换器的设计.pdf
第23卷第11期电子设计工程2015年6月Vol 23Electronic Design Engineerinun.2015MCML結构高速赵模换器的设计邹恒,齐增亮,罗友哲,姚伟华(陕西省电子信息产品监督检验院隗西西安710004)摘要:本文基于MCML结构,米用TSMC0O.18um1P6 M CMOS标准艺设计方法,通过模拟仿真试验,设计出了一个8位分段式全温度计编码的高速数模转換器,该电路在采样频率为1GH7,输入正弦波频率为122MHz时,SFDR达到了58.35dB,在采样率为2GIIZ,输入正弦波频率为244MIL时,SFDR达到了50.21dB。关鍵词:MCML:D)AC;CMOS;电流源:匹配误差中图分类号:TN65文献标识码:A文章编号:1674-6236(2015)11-0141-03The design of MCML structure high speed DAC7.OU Heng, QT Zeng-liang. TUO You-he. YAO Wei-hua(Shana Lectronic Informa Products Superis nspection Institute, i an 710004, hinaAbstract: A 8-bit sub-e ion ull thermometric coded high speed DAC wih MC sru ure was designed in TSMCO18HM1P6M CMOS standard process. The SFDR of the DAC is 58.35 db when the signal frequency is 122 Milz at 1GLIZ samplrequency. The SFDR of the DAC is 50.21db when the signal frequency is 244MHZ at 2GHZ sample frequencyKey words: MCMI; D)AC; CMOS: urrent souree; matching error数模转换器(DAC)是现代通讯系统中非常重要的部件,实现了数字到模拟的转换門比如在有线和无线发射器中,木地振荡器中等等。在这些应1.1解码电路的设计用中,DAC要求在8its或者更高的分辨率,以及至少1GIL本设计中采用行列译码的方式,将四位二进制码分为的采样频率通常的CMOS逻辑电路,要达到这些要求还是两位的行信号和两位的列信号,分别译为3位的温度计比较困难的,而采用电流模逻辑以及电流舵结构的DAC.可码,然后行列温度计码再次运算,产生所需要的15位温以达到很高的采样频率,这是由于MOS电流模逻辑(MCML)度计码电路具有高速,抗串扰能力强等优点,而同时,电流舵结构的木设计中实现温度计码译码的第?步,其逻辑为DAC也是实现高速转换的理想结构叫r1=d1d2同传统的CMOS电路相比,MCMT.逻辑电峪实现了低摆幅输出,因而动态功耗小,但山于电路的恒流偏置导致了较3=d1+d2大的静态功耗,所以只适合在高频下使用DAC拓扑结构本文设计的电流模逻辑AC采用4+4的分段形式,均采用温度计译,其框图如图2所示。本电路电流模逻辑中低电平为1.3V,高电平为1.8V。输人信号首先经过Latch的锁存,在经过一个电流模逻辑的绶冲器后,输人的全摆幅电压转换成了电流模逻辑的电平。转换电平后的信号,1B/1输人到二进制码一温度计码转换电路模块,经过转换以后H IIFE高四位和低四位分别转换成了15位的温度计码。解码后的信号要输人组锁存器中,以达到对电流源开关信号的同步图1DAC结构作用,同步后的信号就直接输入到电流源开关上,控制电流Fig. I DAC structure源中电流的流向。高位温度计码控制的电流是低位的16倍这样就得到了列信号.记为y1、2、y3,同理可以得到行流出的电流经过50欧姆的电阻进行分压,产生模拟电床,则信号,记为y4、y5、y6收稿日期:2014-09-02稿件编号:201409010第二步译码的逻辑为m=AB+C,而最终的温度计码输出作者简介:邹恒(1963-),男,隗西富平人,工程师。研究方向:後电子产品检测14电子设计工程2015年第11期与第一步译码输出的关系在表1中列出来了。其中m0为最为了減小匹配误差的影响,对开关进行了排序高位,m14为最低位。m5、ml2、mlm8、m10、m3、m14、m7、m0、m11、m4、m6表1温度计译码逻辑Tab. I Thermometer decode logicn9m10m111403ml.3、m2、m9有效的方法。其基本思想是将整个电流源阼列刘分为几个对类似以上过程,可以实现另外四位二进制码转温度计码。称模块,在控制电流源开关的时候,根据该电流源所在的1.2电流源的设计同位置何采取不同的开关时序,可以相互抵消掉广生的正负电流源的设计的IDAC设计的重点,也是难点。电流源的误差。这种方法可以在很大程度上消除误差匹配误差和其有限的输出阻抗直接影响着D)AC的性能。下而分別就这两种情况进行考虑,并同时対电流源电路进行设计。2DAC仿真结果电流源匹配误差分为随机匹配误差和梯度误差,电流源2和图3分別为DAC的INL仿真曲线和DNL仿真曲的匹配误差对DAC的性能影响很大門,肉此降低电流源的匹线。根据这两条曲线,可以得到DAC.的INI.和DN.分別为误差成为了DAC.设计的关键部分。下面分別就这两种误0.06LSB和0.08LSB图4为DAC在采样频率为1GIz,正弦差进行分析。波测试信号频率为122MHz时的FFT仿真曲线,可以得到在1)随机匹配误此情况下,SHI)R为58.35dB:图5为DAC.在采样频率为2随机匹配误差是由于在C制作过程中,山于光刻、离子GIlz,正弦波测试信号频率为244MIL时的FFT仿真曲线,注入等工艺的影响,使单位也流源的参数发生变化引起的可以得到在此情况下,SFDR为50.21dB单个电流源的尺寸与其工艺参数和电流误差的关系为(1(2u Hi其中,4s为大信号増益失调常数,Ar为國值电压的失调示常数,(VCS-a)为电流源的过驱动地压;(rl)为电流源阵列中饱和电流的标准偏差。一LUE山上式可以看出,当增加MOS管的面积(WL的乘积时,随机误差的影响可以有效减少。但随着MOS管而积的増大,思片面积也随之増大,寄生电容随之增大,使电路速度随Datai itey之降低;另外,在相同的o1值下.当MOS管的过驱动电压增图2DAC.的IN.仿真曲线加时,可以減小MOS管面积,相反,若驱动电压过大,则输出Fig. 2 The INL simulation curve of DAC摆幅降低,导致SNR降低。因此电流源的设计必
收藏
- 资源描述：
-
第23卷第11期
电子设计工程
2015年6月
Vol 23
Electronic Design Engineerin
un.2015
MCML結构高速赵模换器的设计
邹恒,齐增亮,罗友哲,姚伟华
(陕西省电子信息产品监督检验院隗西西安710004)
摘要:本文基于MCML结构,米用TSMC0O.18um1P6 M CMOS标准エ艺设计方法,通过模拟仿真试验,设计出了一个
8位分段式全温度计编码的高速数模转換器,该电路在采样频率为1GH7,输入正弦波频率为122MHz时,SFDR达
到了58.35dB,在采样率为2GIIZ,输入正弦波频率为244MIL时,SFDR达到了50.21dB。
关鍵词:MCML:D)AC;CMOS;电流源:匹配误差
中图分类号:TN65
文献标识码:A
文章编号:1674-6236(2015)11-0141-03
The design of MCML structure high speed DAC
7.OU Heng, QT Zeng-liang. TUO You-he. YAO Wei-hua
(Shana Lectronic Informa Products Superis nspection Institute, i an 710004, hina
Abstract: A 8-bit sub-e ion ull thermometric coded high speed DAC wih MC sru ure was designed in TSMCO18HM
1P6M CMOS standard process. The SFDR of the DAC is 58.35 db when the signal frequency is 122 Milz at 1GLIZ sampl
requency. The SFDR of the DAC is 50.21db when the signal frequency is 244MHZ at 2GHZ sample frequency
Key words: MCMI; D)AC; CMOS: urrent souree; matching error
数模转换器(DAC)是现代通讯系统中非常重要的部件,实现了数字到模拟的转换門
比如在有线和无线发射器中,木地振荡器中等等。在这些应1.1解码电路的设计
用中,DAC要求在8its或者更高的分辨率,以及至少1GIL
本设计中采用行列译码的方式,将四位二进制码分为
的采样频率通常的CMOS逻辑电路,要达到这些要求还是两位的行信号和两位的列信号,分别译为3位的温度计
比较困难的,而采用电流模逻辑以及电流舵结构的DAC.可码,然后行列温度计码再次运算,产生所需要的15位温
以达到很高的采样频率,这是由于MOS电流模逻辑(MCML)度计码
电路具有高速,抗串扰能力强等优点,而同时,电流舵结构的
木设计中实现温度计码译码的第?步,其逻辑为
DAC也是实现高速转换的理想结构叫
r1=d1d2
同传统的CMOS电路相比,MCMT.逻辑电峪实现了低摆
幅输出,因而动态功耗小,但山于电路的恒流偏置导致了较
3=d1+d2
大的静态功耗,所以只适合在高频下使用
DAC拓扑结构
本文设计的电流模逻辑AC采用4+4的分段形式,均
采用温度计译,其框图如图2所示。本电路电流模逻辑中
低电平为1.3V,高电平为1.8V。输人信号首先经过
Latch的锁存,在经过一个电流模逻辑的绶冲器后,输人的全
摆幅电压转换成了电流模逻辑的电平。转换电平后的信号,
1B/
1
输人到二进制码一温度计码转换电路模块,经过转换以后
H IIFE
高四位和低四位分别转换成了15位的温度计码。解码后的
信号要输人组锁存器中,以达到对电流源开关信号的同步
图1DAC结构
作用,同步后的信号就直接输入到电流源开关上,控制电流
Fig. I DAC structure
源中电流的流向。高位温度计码控制的电流是低位的16倍
这样就得到了列信号.记为y1、2、y3,同理可以得到行
流出的电流经过50欧姆的电阻进行分压,产生模拟电床,则信号,记为y4、y5、y6
收稿日期:2014-09-02
稿件编号:201409010
第二步译码的逻辑为m=AB+C,而最终的温度计码输出
作者简介:邹恒(1963-),男,隗西富平人,工程师。研究方向:後电子产品检测
14
电子设计工程》2015年第11期
与第一步译码输出的关系在表1中列出来了。其中m0为最
为了減小匹配误差的影响,对开关进行了排序
高位,m14为最低位。
m5、ml2、mlm8、m10、m3、m14、m7、m0、m11、m4、m6
表1温度计译码逻辑
Tab. I Thermometer decode logic
n9m10m11
14
0
3
ml.3、m2、m9
有效的方法。其基本思想是将整个电流源阼列刘分为几个对
类似以上过程,可以实现另外四位二进制码转温度计码。称模块,在控制电流源开关的时候,根据该电流源所在的
1.2电流源的设计
同位置何采取不同的开关时序,可以相互抵消掉广生的正负
电流源的设计的IDAC设计的重点,也是难点。电流源的误差。这种方法可以在很大程度上消除误差
匹配误差和其有限的输出阻抗直接影响着D)AC的性能。下而
分別就这两种情况进行考虑,并同时対电流源电路进行设计。
2DAC仿真结果
电流源匹配误差分为随机匹配误差和梯度误差,电流源
2和图3分別为DAC的INL仿真曲线和DNL仿真曲
的匹配误差对DAC的性能影响很大門,肉此降低电流源的匹线。根据这两条曲线,可以得到DAC.的INI.和DN.分別为±
じ误差成为了DAC.设计的关键部分。下面分別就这两种误0.06LSB和±0.08LSB图4为DAC在采样频率为1GIz,正弦
差进行分析。
波测试信号频率为122MHz时的FFT仿真曲线,可以得到在
1)随机匹配误
此情况下,SHI)R为58.35dB:图5为DAC.在采样频率为2
随机匹配误差是由于在C制作过程中,山于光刻、离子GIlz,正弦波测试信号频率为244MIL时的FFT仿真曲线,
注入等工艺的影响,使单位也流源的参数发生变化引起的
可以得到在此情况下,SFDR为50.21dB
单个电流源的尺寸与其工艺参数和电流误差的关系为
(1
(2
u Hi
其中,4s为大信号増益失调常数,Aッr为國值电压的失调
示
常数,(VCS-a)为电流源的过驱动地压;(rl)为电流源阵
列中饱和电流的标准偏差。
一LUE
山上式可以看出,当增加MOS管的面积(WL的乘积
时,随机误差的影响可以有效减少。但随着MOS管而积的増
大,思片面积也随之増大,寄生电容随之增大,使电路速度随
Datai itey
之降低;另外,在相同的o1值下.当MOS管的过驱动电压增
图2DAC.的IN.仿真曲线
加时,可以減小MOS管面积,相反,若驱动电压过大,则输出
Fig. 2 The INL simulation curve of DAC
摆幅降低,导致SNR降低。因此电流源的设计必
展开阅读全文