基于DS2432的FPGA安全认证系统实现.pdf

第35卷第4期
电子器件
Vol. 35
2012年8月
Chinese Journal of Electron Devic-es
Aug.2012
Implementation of FPGA Secure Authentication System Based on the DS2432
ZHAO Changqing, LU Qibin, HOU Yahui
Digital Engieering Center, mmunication Urinery ochi, Being 100024, in
Abstract: The secure authentication system based on SHA-1 is designed. The FPGA sends a random challenge code
to the DS2432 regularly through a single bus and reads the responsive message authentication code(MAC)in the
system. The system enables the user design if the MAC results match in order to achieve a low-cost FPGA secure au-
thentication function
Key words: secure authentication: FPGA: DS2432: SHA-1
EEACC2570
doi:10.3969/Jj.isna.1005-9490.2012.04.023
基于DS2432的FPGA安全认证系统实现
赵长青,卢起斌“,侯亚辉
(中国传媒大学广播电视数字化教育部工程研究中心,北京100024)
摘要设计了基于安全放列算法( Secure Hash Algorithm,SHA-1)的安全认证系统。FPCA通过单总线定时发送随机质间码
到DS2432并读取响应的消息认证吗(MAC),当FPCA和DS2432中SHA-1引擎计算的MAC匹配时使能用户设计,从而实现
了低成本FPCA的安全认证功能。
关键词安全认证;FPGA;DS2432;SHA-1
中图分类号:TR309.7
文献标识码:A
文章编号:1005-9490(201)04-0470-04
自现场可编程门阵列(hPGA)问世以米,其生此,这里采用了将FPCA和外置安全存储器结合,利
产工艺已经达到28m,与专用集成电路ASIC用敌我识别IF( Identification Friend or Foc)技术保
( Application Specific Integrated Circuit)昂贵的设计证其设计安全的一个解決方案。这种方法对所
费用相比,FPGA以其成本优勢与编程灵活性促进有FPGA系列都适用,成本低廉。本文在Alea
了其在电子产品中日益广泛的应用リ。然而,基于司的FP3C16F484C6低端FPCA中进行编程和凋
RM技术的FPCA在系統断电后其內部配置数据试,验证了这种方法的可行性,防止了克隆设计
就会消失,所以系统上电时必须给FPGA重新加载
配置文件以让系统正常运行。在配置过程中,可以1安全认证方案
利用一定的电路对配置信号引膕采样获取设计者的
真正安全的认证系统必须能够证明它的发起者是
配置信息,从而达到克隆设计的目的?,因此,对重可信的。基于SHA-]算法的安全存储器利用其算法不
要的 PPGA设计采取必要的加密认证技术成为设计可逆特性将其加人到需要受保护的电子系统中,
者必須解决的问题
起到保护电子产品的作用1。本设计采用DS2432安
为防止非法机构对FPCA配置进行拷贝和克全存储器构建了一种可靠的安全认证系统,对单总线
隆,保护设计者的知识产权,Ximx公司 Virtex系列技术、伪随机数以及安全散列算法(SHA-1)进行了分
和 Altera公司 Stratix系列这类高端 FPGA支持对配析。整个认证系统速过1-Wie.总线完成 FPGA与
置数据比特流加密操作。只有当FPCA中含有相同DS2432的通信,同时将DS2492的SHA1引孿计算的
的密钥时,这些数据流才可以被解密而运行。但是信息认证码(MAC)与FCA内部IF模块计算的MAC
这种加密方法对低成本的FPCA应用不适用。因结果进行匹配以完成可信认证。
项目来源:国家科技重大专项课题项目(2010ZX0305-001)
收稿日期:2012-04-[3修改日期:2012-05-04
万方数据
第4期
赵长青,卢起斌等:基于DS2432的FPGA安全认证系统实现
471,
IF( Identification Friend or Foe)为朋友或者敌列,如果出现序列混乱,则器件就不会响应主机,主
人识別,图1所示为FF认证系统结构图,系统配要包括4个步骤:(1)初始化基于单总线的数
置完FPGA后不会立即肩动用户设计。FF模块利据传输过程都是以初始化开始的,主机发送复位脉
用与安全存储器中SHA-1引擎相同的输入和密钥冲,从机发送响应应答脉冲。应答脉冲使主机知道
计算MAC,当MAC结果匹配时,输出一个朋友总线上有从机设备且准备就绪;(2)ROM命令主
( Friend),IFF模块使能用户设计,否则输出一个敌机检测到应答脉冲后发送ROM命令,这些命令都
人(Foe),禁止用户设计S。这一方案可以确保克与从机设备的ROM注册码有关,当总线上仅有单
隆器件不能正常工作,从而保护用户设计。
个从机设备时不需要寻址,主机在发出功能命令之
33V
前,必须发送合适的ROM命令;(3)存储器或SHA
64位密钥
680R
操作命令主机发送功能命令驱动从机设备进行相
应的动作:(4)数据传输主机设备或从机设备会
伪随机数
SHA-
单总线
SHA-t引擎
把数据以串行的方式送到单总线上,最后主机发送
DS2432
用户设计
个复位脉冲开始下一次通信任务。
FPGA
2.2伪随机数模块设计
1IF认讧系因
信息安全领城中,随机序列起着重要的作用,密
IF认证系统中DS2432是由MAXM公司生产钥的生成、认证鉴别、数字签名以及各种安全通信协
的实现低成本PCA安全认证功能的加密芯片,符合议都需要高质量的跑机序列。目前广泛使用的伪随
ISO/IEC110183安全散列算法(SHA-1)的质询-响机序列都是根据随机化原则产生的周期性数字序
应安全认证机制。单个芯片内集成了1024bit列。实际上,伪随机序列发生器产生的序列并不是
EEPROM(分为4页,每页256t;、64b密钥、64bt、真的随机化,而且具有周期性。只不过序列发生器
寄存器页、64bit光刻ROM、64it暂存器和512
的周期足够长,远远大于采集的随机序列的长度,那
SHA-1引擎。DS2432以1-Wre协议串行传送数据,么这个伪随机序列就可以代替真随机序列。
通信速率为16.3kbitレs(标准模式)或142kbiv/s(高
本设计伪随机序列主要由线性移位寄存器产生
速模式),只需一根数据线和一根返同地线。每个如图2所示,寄存器值用a:表示,a,=0或1,=整数。
DS2432具有的由工厂刻入的64 bit ROM注册码可以用.表