基于FPGA+IEC61850-9-2硬件解码器设计.pdf

超星·期刊
第22卷第19期
电子设计工程
2(014年10月
Vol 22
No,19
Electronic Design Engineering
Oct.2014
基于 FPGA IEC61850-9-2硬件解码器设计
黄其培,匡彪,李兴武
(昆明船舶设备研究中心云南昆明650051)
摘要:数字化变电站中,对于米样値的传输,主要采用IFC61850-9-2、9-1协议进行。相比于9-1,由于9-2在安灵
活、便于实现跨间隔保护及光纤连接简洁等方面的优勢,本文出于速度、实时性的考虑,提出了甚于FPGA实现9-2
数据快速解码的设汁方橤。通过教件仿真及在线敬据測试,验证了方案的正确性和实月性,很好的实现了对9-2放
据帧的筛逃检测与帧结构数括类分离存儲,为后期进一步数据处理提供可靠保证,满足了实时性的要求。
关键词:数字化变电站;EC61850-9-2;FPCA;解码设计
中图分类号:TP302.1
文献标识码:A
文章编号:1674-6236(2014)19-0038-05
Design of IEC61850-9-2 decoder based on FPGA
HUANG Qi-pci, KUANG Biao, TT Xing-wu
(Kunming Shipborne Equipment Research and fest enter, Kunming 650051, China
Abstract: Digital substation use mainly C61850-9-2/- protocol for the transmission of sampling ata. Compared to 9-1
9-2 have the following advantages: flexible fixing, easy to achieve cross intervals protection and optical fiber commection is
simple, consideration of speed and real-lime, lhe paper put forward a projeet about decoding 9-2 dala frame based on FPGA
Through software simulation and online testing, verify the correctness and practicability of the project, and meet the real-time
requirements.
Key words: digital substation; IEC61850-9-2; FPGA; decoding design
而今互联网时代,随着社会经济的不断发展,新技术不测试,满足了设计要求,为后期的进?步数据处理提供了可
断涌现,电力已经成为人们的必需品,变电站的数字化已成靠保证。
为变电站发展的趋势。数字化变电站采用I配C61850标准进
行建模,在IFC61850标准的统·規约下,站内设备间传送的
IEC61850-9-2标准
信息必须按该标准所规定的相关协议进行编解码叫。山此可
IEC61850-9-2标准采用以太网模式,商向任意间隔,通
知,依据IEC61850标准对站内流动信息的编解码在数字变信通道的采样数传输形式可任意组合,便于实现跨间隔的
电站建设中有着不可替代的地位。研究编解码的快速实现方二次功能的采样值的数据传送叫。9-2采样值应用协议数据单
法具有较高应用、学术价值
元(APDU)采用与基本编码规则(BER)相关的ASN.1语法对
目前国内数字站数据采集与传输中,IFC.61850-9-1、9-2通过 ISO/EC8802-3传输的采样値信息进行编码,则基于
都有一定的应用.由9-1帧格式固定,编解码方而软使件都TFC61850-9-2标准的APDU帧格式如图1所示。
有实现,对于9-2帧结构的不确定性,ば編解码实现较为复
杂,目前主.要是采用软件形式实现。随着网络管理功能,交换
设计的功能划分和实现方案
机技术的迅速发展和具成本的降低,9-2相对丁9-1在安装
本文设计主要分为数据解码和网络传輸两个部分实现,
灵活、便于实现跨间隔保护及光纤连接简洁等方面的优势越实现过程采用模块化设计,其功能模块包括存储器、解码模
发突出,势必9-2将得到更多的应用,当前关于9-2的研究,块、网络传输模块。其中解码模块中设有寄存器,CPU可以通
主要是通过ARM.片和软件来实现,由于该方法处理速度过访问相应的寄存器实现对解码模块的设置和状态信息、的
较慢,当随着采样率的提高,其性能未能改善,不能很好的满读収。功能模块框图如图2所示。
足系统实时性要求,不利于系统工作的稳定性,因此,对一种
由图可知,当系统开始工作时,C.PU通过 A valon总线接
更快速的实现方法的研究迫在眉睫
口对存储器、解码模块和以太控制器进行初始化设置.解码
基于速度、实时性的考虑,不文提出了采用FPGA实现模块与网络传輸模块之间采用流控制模式传输,使得解码模
9-2数据快速解码的设计方案,通过软件仿真和在线数据块可以在不受CPU干预的情况下进行解码。在解码过程中,
,解码模块从网络上获取数据,进行实时解码,以实现帧结构
收稿日期:2013-11-11
稿件编号:201311094
作者简介;黄其培(1986-),男,四川隆昌人,硕士。研究方向:水下武器弹道跟踪测。